# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-238653

(43) Date of publication of application: 04.10.1988

(51)Int.CI.

G06F 15/16

G06F 15/347

(21)Application number: 62-298606

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

26.11.1987

(72)Inventor: TAKAHASHI JUNICHI

KIMURA TAKASHI

(30)Priority

Priority number: 61280848


Priority date : 27.11.1986

Priority country: JP

## (54) DATA PROCESSOR AND ITS PROCESSING METHOD

## (57)Abstract:

PURPOSE: To improve a processing speed by switching each of three data store areas exclusively and circularly to each other to states for a data reception, for a data transmission, and for write/read-out of a data operation, and executing in parallel data reception, data transmission and data operation processings. CONSTITUTION: Each data store area 1W3 for a data reception for receiving a data from the outside through a data receiving terminal 6, a data transmission for transmitting the data to the outside through a data transmitting terminal 7, and a data operation processing for supplying the data to an operation executing unit 4 and receiving a result of operation are provided so that they can be switched exclusively and circularly to each other, to states for a data reception, for a data transmission, and for a data operation processing. In this state, by controlling the switching of each part of the data reception, the data transmission and the data operation processing of each data store area 1W3, a



data transfer processing between data processors and a data operation processing by each data processor can be executed in parallel. I such a way, the processing speed is improved.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# 四公開特許公報(A)

昭63-238653

(5) Int Cl.4

識別記号

庁内整理番号

**43公開 昭和63年(1988)10月4日** 

15/16 G 06 F 15/347 390

Z-6745-5B T-7056-5B

審査請求 未請求 発明の数 3 (全21頁)

データ処理装置とその処理方法 匈発明の名称

> 到特 願 四62-298606

願 昭62(1987)11月26日 22出

〒280848
②昭61(1986)11月27日39日本(JP)30特願 昭61−280848

優先権主張

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 槒 淳 明 者 髙 73発

会社内

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 隆 村 者 明 木 四発

会社内

日本電信電話株式会社 创出 願 人

東京都千代田区内幸町1丁目1番6号

外1名 恒司 弁理士 星野 理 砂代

即

発明の名称

データ処理装置とその処理方法

- 特許請求の範囲
- (1) 3つのデータ格納領域を具え、上記3つの データ格納領域の各々は、データ受信端子を介し て外部からデータを受信する手段、データ送信端 末を介して外部へデータを送信する手段および浪 算実行ユニットへのデータの供給並びに演算結果 の受取りを行なうための手段をそれぞれもち、上 記3つのデータ格納領域の各々は、互いに排他的 且つ循環的に、データ受信用、データ送信用、デ ータ演算の書込み、読出し用の状態に切換わるこ とがそれぞれでき.

さらに、上記の状態切換を制御する手段と、 上記のデータに基いて所望の演算を実行する手 段と、

上記の演算を創御する手段と を具えたことを特徴とする並列データ処理装置。

- (2) 3つのデータ格納領域の各々を循環的且つ 排他的に、データ受信用、データ送信用、データ 液算用の 3 状態に順次切換え、データ受信用のデ ータ格納領域への外部からのデータの受信、デー タ送信用のデータ格納領域からの外部へのデータ の送信、およびデータ演算用のデータ格納領域と 液算ユニットとのデータ投受によるデータ液算処 理、とを並列に実行することを特徴とする並列デ ータ処理方法。
- (3) 3つのデータ格納領域の各々を、循環的且 つ排他的に、データ受信用、データ送信用、デー タ海算用の3状態に順次切換える状態Aと、前記 の3つのうちの2つのデータ格納領域をデータ液 算費込み専用およびデータ演算額出し専用とする 状態Bを交互に切換え、上記3つのデータ格納領 城の各々をデータ演算用(状態A)、データ演算 の杏込み専用 (状態B)、データ送信用 (状態A)、 ノーオペレーション (状態B)、データ受信用 (状態 A)、データ演算の読出し専用(状態 B)、 続いてデータ受信用(状態A)と6状態に順次循

凝的に切換え、データ受信、データ送信、データ 演算処理を並列に実行することを特徴とする並列 データ処理方法。

#### 3. 発明の詳細な説明

(発明の瓜する技術分野)

本発明は、データ処理装置間でのデータ通信を伴うシステムのデータ処理において、データ処理 装置間のデータ転送処理と各データ処理装置での データ演算処理とを並列に行なうための技術に関 するものである。

#### (従来の技術)

従来、データ処理装置間でのデータ通信を伴うシステムのデータ処理の一例としての、アレイプロセッサにおけるデータ演算処理では、処理要別間のデータ転送処理において、データ送・受信及びデータ演算処理は処理要別の共通のデータ格納領域(メモリ等)を使っていたため、処理要素間のデータ授受を待ってデータ演算処理を実行しなければならなかった。

そのため、データ転送とデータ演算処理を交互

従って、行列Aを表わすベクトルデータ列(α,) と行列Bを表わすベクトルデータ列(b,)を第16 図に示すようなデータフローに従ってアレイプロセッサに入力することによって、各処理要素において行列Cの各成分をパイプライン処理で計算で含る

& = 5 。 n = 5 の場合の処理動作例を第17図 A ないし第17図 C に示す。

この例では、データ投受とデータ演算処理のデータ格納領域を共有しているため、処理要素間のベクトルデータの転送とベクトルデータ間の内積 演算はシリアルに行われる。

例えば、時刻3においては、PE1はデータ a.を入力すると同時にそれまで保持していたデ ータa.をPE2に転送する。さらに、ベクトル データb.を入力する。

PE2はこれと同時にPE1からデータロ」を 交信し、外部からベクドルデータ b」を入力する。 時刻4においては、時刻3で入力したデータに 対して内積演算処理を実行する。上記のような処 に繰り返し行わなければならなかった。特に、ベクトルデータの転送を伴う行列乗算等の処理では 転送データ量が多いため、アレイプロセッサの処 理速度は処理要素間のデータ転送のオーバヘッド により低下するという欠点があった。

例えば、第16図に示すようなアレイプロセッサで、行列 A , B の乗算処理を実行する場合について説明する。

各処理要素は、行列Aの成分データの受信、送信及びデータ演算処理用に共通のデータ格納領域をもち、また、行列Bの成分データの受信及び演算ユニットへのデータ供給及び演算結果の受け取り用のデータ格納領域をもつ。

(ℓ, m)行列A, (m, n)行列Bを
A=(a,', a,', …, a,', …a,')'; (1≤i≤ℓ)
B=(b, b, …, b, …, b, ); (1≤j≤n)
と定義すると、行列C=A×Bのj列ベクトルc,は

=(a,·b,, a,·b,, …, a,·b,, …, a,·b,) で表わされる。

c,'=(c,, c,, ..., c,, ..., c,,)

理では、処理要素間のデータ転送に要する時間がオーバヘッドになり、処理の高速化が図れない。

## (発明の目的)

本発明の目的は、上記のようなデータ処理装置間でのデータ通信を伴うシステムのデータ処理において、データ処理装置間のデータ転送処理と各データ処理装置でのデータ演算処理とを並列化し、データ処理装置間のデータ転送に要する時間のオーバヘッドを低減し、上記のシステムの並列処理の高効率化を速成できるデータ処理装置を提供することにある。

#### (発明の構成)

本発明装置は、

- 1)データ受信端子を介して外部からデータを 受信するデータ受信用のデータ格納領域、
- 2) データ送信端子を介して外部へデータを送信する送信データ用のデータ格納領域、
- 3) 演算実行ユニットに対するデータの供給並びに演算結果の受取りを行うためのデータ演算処理用のデータ格納領域をもち、

上記の各データ格納領域は互いに排他的かつ循 類的にデータ受信用、データ送信用、データ演算 処理用に切り換わることができ、

上記の各データ格納領域のデータ受信、データ 送信、データ演算処理の各役割の切り換えを制御 する手段と、

所望の演算を実行する手段と、

演算内容を制御する手段を有するデータ処理装置であって、データ処理装置間のデータ通信を伴うシステムでのデータ処理におけるデータ通信時間のオーバヘッドを低減し、処理速度の向上を図るものである。

#### (実施例)

以下、本発明の実施例の図面を用いて、発明を 詳細に説明する。

#### [実施例1]

( L , m ) 行列Aと(m , n ) 行列Bの乗算を一次 元アレイプロセッサで処理する例を示す。

### 行列A,Bを

 $A = (a_1', a_2', \dots, a_i', \dots, a_i')'; (1 \le i \le l)$ 

いて第2図A、第2図Bに示す。上記のアレイプロセッサに入力されるデータは、ベクトル列(a., a., …, a.) 及びベクトルデータ列(b., b., …, b.) である。

第3回は本発明を処理要素の構成にもつ一実施例を概略的に示すプロック図であり、1,2,3 はデータ格納領域、4は演算実行ユニット、5はコントロールユニット、6はデータ受信端子、7 はデータ送信端子、8,9はレジスタを示す。

各処理要素は、本発明の構成であるデータ受信用、データ送信用、データ演算処理用のデータ格納領域をもち、それらの容量は各ベクトルデータを格納できる大きさ、すなわち、m個のデータ格納領域をもつ。

各処理要素はまた、ベクトルデータ列(b.,b., m.,b.)の各ベクトルデータ並びに演算途中結果を格納するためのデータ格納領域をもち、内獄演算を実行する手段、データ授受並びに上記のデータ格納領域の各々のデータ受信、データ送信、データ演算処理の各役割を制御する手段をもつ。

 $B=(b_1,\ b_2,\ \cdots\cdots,\ b_j,\ \cdots,\ b_n); (1\leq j\leq n)$ と定義する。ここで、 $\alpha_1,\ b_1$ はそれぞれ行ベクトル、列ベクトルで

 $\alpha_{i} = (a_{i1}, a_{i2}, \dots, a_{ii}, \dots, a_{im})$ 

$$\mathbf{b}_{i} = \begin{pmatrix} \mathbf{b}_{i,i} \\ \mathbf{b}_{i,i} \\ \vdots \\ \mathbf{b}_{i,i} \\ \vdots \\ \mathbf{b}_{i-1} \end{pmatrix}$$
 で扱わされ、 $\mathbf{a}_{i}$  は $\mathbf{a}_{i}$  の転

置ベクトルを表わす。

行列C = A × B , C の(i , j)成分を c ; i で 表 わすとすると

c ; ; = Σ a ; k b k ; = α ; · b ; ( · は内積演算)
である。

行列Cのう列ベクトルを

c;'=(c,, c,, …, c,, …, c,,);(1≤j≤n) と定義すると、

c;'=(a:·b;, a:·b;, …, a;·b;, …, a;·b;) である。

第1回に示すn個の処理要素からなる一次元アレイプロセッサで、行列Cを求める場合のアレイプロセッサの処理動作を、 l = n = 5 の場合につ

第2図A,第2図Bの動作例では、各ベクトルデータ列を互いに同期させて、各処理要素にパイプライン転送する規則的なデータフローにより、各処理要素は並列に行列Cの各成分の演算処理を行う。

各処理要素の各データ格納領域は、各時刻低に第6図に示されるように、次のような循環的な各役割の切り換えを行う。(ここで、時刻の単位は行列Cの各成分計算またはベクトルデータ転送に要する時間とする。)

具体的に、時刻3,4,5でのPE1の3面の データ格納領域の処理動作について説明する。

時刻3において、データ受信用でベクトルデータロ,を受信したデータ格納領域は、時刻4でデータ送信用になり、このデータをPE2に転送する。また、時刻5においてデータ演算処理用になり、このデータロ,と時刻1において入力し、保

持されたベクトルデータ b , との内積減算処理に 使われる。

一方、他の2つのデータ格納領域は、時刻3において、それぞれベクトルデータロ、とベクトルデータ b、との内積演算処理用のデータ格納領域(データ演算処理用)、時刻2で受信したベクトルデータロ、をPE2へ転送するデータ送信用のデータ格納領域(データ送信用)である。

また、時刻4においては、それぞれベクトルデータロ・のデータ入力用のデータ格納領域(データ 受信用)、ベクトルデータロ・とベクトルデータ b,との内破演算処理用のデータ格納領域(データ 演算処理用)である。

時刻5においては、それぞれベクトルデータ a.をPE2へ転送するデータ送信用のデータ格 納領域(データ送信用)、ベクトルデータ a.の入力用のデータ格納領域(データ受信用)として使用 される。

このような行列乗算の処理では、本発明のデータ受信、データ送信、データ演算処理の3つの役

式(1)はT≃to+(Д+n)t。,であり、データ演算処理がデータ転送処理に隠され、総時間はデータ転送処理だけに依存する。

渡算処理とデータ転送をシリアルに実行する手段、すなわち、データ転送用のデータ格納領域とデータ演算処理用のデータ格納領域を共有し、データ転送用とデータ演算処理用の各役割を時分割して用いる従来の技術では行列の乗算処理に要する総時間T'は、

 $T' \simeq t_0' + (l + n) \times (t_0 + t_{10}) \cdots (2)$ で表わされる。

式(1), (2)より

$$\frac{T'}{T} \simeq \frac{t_o' + (\ell + n) \times (t_r + t_{1,r})}{t_o + (\ell + n) \times \max[t_r, t_{1,r}]} \cdots (3)$$
  
式(3)の分母、分子の第一項の to', toは第二項

式(3)の分母、分子の第一項の to', toは第二項に比べて無視できるとすると、

$$\frac{T'}{T} \simeq \frac{\mathbf{t}_{p} + \mathbf{t}_{1r}}{\max[\mathbf{t}_{p}, \mathbf{t}_{1r}]} = \begin{cases} 1 + \frac{\mathbf{t}_{1r}}{\mathbf{t}_{p}} & (\mathbf{t}_{p} \geq \mathbf{t}_{1r}) \\ \dots & (4) \end{cases}$$

$$1 + \frac{\mathbf{t}_{p}}{\mathbf{t}_{1r}} & (\mathbf{t}_{p} < \mathbf{t}_{1r})$$

である。

従って、式(4)よりT≦T'であり、本発明の様 成により、従来よりも高速の処理を達成できる。 割が互いに排他的かつ循環的に切り換わるようなデータ格納領域の構成により、常に処理要素内での内積液算処理と処理要素間のデータ転送処理を並列に実行でき、アレイプロセッサでの処理要素間のデータ転送に要する時間のオーバヘッドを低減して効率的な処理が達成できる。

以下、本実施例による効果を定益的に評価する。 内積演算処理に要する時間を t , , ベクトルデータ a , または b , の入力または転送に要する時間を t , , アレイプロセッサ全体で演算処理を開始するまでに必要となるデータの初期ロードに要する時間を t 。と定義すると、( 2 , m ) 行列 A と ( m , n ) 行列 B の乗算処理に要する時間 T は、

 $T \simeq t_0 + (l + n) \times max[t_p, t_1] \cdots (1)$  で表わされる。ここで、 $max[x_p]$ は $x_p$ のうちの最大値を表わす。  $t_p \ge t_1$ の場合には、式(1)は $T \simeq t_0 + (l + n)$   $t_p$ であり、データ転送処理が演算処理に隠され、総時間は演算処理時間だけに依存する。

また、tァくti゚の場合には、

t, ~ t,,の場合には、従来の2倍の処理速度向上を実現でき得る。

次に、コントロールユニットの具体例について 説明する。

コントロールユニットのブロック回路図を第5 図に示す。なおこのコントロールユニットは本発 明の全実施例に共通する。Address Counter 1, 2,3は、各データ格納領域①,②,③をアドレ シングするカウンタで、Base Address Reg. 1, 2, 3はこれらの Address Counter のアドレス 値との比較対象となるデータを保持するレジスタ である。各 Address Counter と対応する Base Address Reg. との値は、一致校出回路によって 比較される。各一致検出回路は、アドレス値の一 致を示すフラグを発生する。各一致検回路の出力 するフラグは、各データ格納領域の役割に対応し て、データ送信、データ受信、データ演算用の各 格納領域に対するデータの授受動作状態を表わす フラグとして定義でき、各マルチプレクサは、各 々データ送信状態、データ受信状態のフラグを切

換え、これを送信状態フラグ (SF)、受信状態 フラグ (RF) としてモードコントロール制御回 路に送る。これらのフラグは、データ送信または、 受信状態にあるデータ格納領域がデータの送信ま たは、受信を完了したことを示すものである。

詳細には、各 Address Counter に送信または 受信するデータ群の初期アドレスを、対応する Base Address Reg。にその最終アドレスを設定し、 Counter はデータを1つ送信または受信するごと にインクリメントし、この値が Base Address Reg。に一致したところでインクリメント動作を 終了し、一致のフラグが検出され、送信または受 信が完了する。

モードコントロール制御回路は、各データ格納 領域の役割状態を制御する。

制御信号MC(Mode Change Signal)は、各データ格制領域の役割遷移を起動する信号であり、ST3,ST6はそれぞれ、三状態循環状態遷移、六状態循環状態遷移(後述する)の各過程を指定する制御信号である。制御信号Pn,Rn,Sn

格納領域 ②の状態はレジスタ11,14、②の状態はレジスタ12,15、③の状態はレジスタ13,16、の各レジスタ値によって定義される(データ演算用に対しては"11"、データ受信用に対しては"10"、データ送信用に対しては"01")。また、このレジスタ群において、②は、リセット時に初期値"1"を保持し、②は"0"を保持するレジスタである。レジスタ11~13、レジスタ14~16は、シットレジスタとして動作する。

第7回にデコーダ回路の論理図を示し、第8回。 第9回に三状態循環遷移制御、六状態循環遷移制 御におけるモードコントロール回路の動作のタイ ムチャートを示す。

第8回において、各データ格納領域の状態値を示すシフトレジスタは、制御信号MCが1マシンサイクル入るごとにシフト動作し、各データ格納領域の状態を示す信号BMn (n=1,2,3)が互いに排他的に変化し、三状態循環透移を実現する。

第9回においては、各データ格納領域の状態値

(n=1,2,3) は、それぞれのデータ格納領域 (n=1の時は①, n=2の時は②, n=3の時は③) のデータ演算用、データ受信用、データ送信用の役割状態に示す信号である。 制御信号 M D F は六状態循環巡移の制御を行う信号である。

デーコダ回路は、モードコントロール制御回路から各データ格納領域の役割状態を示す制御信号とデータ液算処理時のデータ格納領域の容込み、 説出しを示す制御信号WR,RD及びデータ送・ 受信時の容込み、説出しを示す制御信号ASWR, ASRDとから個々のデータ格納領域のデータ流 出し、 
古込みイネーブル信号RENn,WENn (n=1,2,3)を発生する。

第6回に、モードコントロール回路の詳細論理 図を示す。

BMn (n=1, 2, 3) は、各データ格納領域の役割状態を表し、Pn, Sn, Rn (n=1, 2, 3) のいずれかが、"High"であることを示す。レジスタ11~16は、各データ格納領域①, ②, ③の役割状態値を制御するレジスタ群で、データ

を示すシフトレジスタは、制御信号MCが2マシ ンサイクル入るごとに1回シフト動作し、制御信 号MDFは、制御信号MCが1マシンサイクル入 るごとにセットまたはリセットされる。制御信号 MDFが"Lov"の時は、各データ格納領域の状 **態は、BMn (n=1,2,3)の値により定義** し、MDFが"High"の時は、BMn=Pnのデ ータ格納領域をデータ演算のデータ読出し専用に、 BMn=Snのデータ格納領域をデータ演算のデ ータ哲込み専用の役割状態として定義することに より、二面のデータ格納領域をデータ演算の説出 し、杏込み専用に割当てる状態と、各々のデータ 格納領域をそれぞれデータ演算用、データ受信用、 データ送信用に割当てる状態とをMCが1マシン サイクルごとに交互に切換え、六状態循環巡移を 現実する.

#### [実施例2]

たたみ込み演算を一次元アレイプロセッサで失 行する例を示す。

取み係数データ列をW=(w1, w2, …, w1),

入力データ列を $X = \{x_1, x_2, \dots, x_n\}$ とすると、たたみ込み演算は

y := w : x : + w : x : + : + ··· ··· + w : x : + k - : で汲わされる。

本実施例に対する本発明の構成を第5図に示す。 処理要素は第3図の構成をもつ。ここで、データ 受信、データ送信、データ演算処理用の各役割を 担うデータ格納領域はレジスタである。

第10図に示すような k 個の処理要素からなる一次元アレイプロセッサでのたたみ込み演算処理の動作を、 k=5、 n=7 の場合について第11図  $\Lambda$ ,第11図 B に示す。

ここで、各処理要素は本発明の構成である上記の3種類の役割を担うデータ格納領域(この例では、各データがスカラデータであるので、各データ格納領域はレジスタでよい)をもち、乗算及び加算の機能、各データ格納領域の処理モード及びデータ投受の制御手段をもつ。

また、入力データスのデータ格納領域をもち、 この格納領域は外部からのデータ入力とデータ油 算処理用に同時に用いることができるものとする。 さらに、演算途中結果の格納、保持する手段を もつものとする。

各々データ格納用レジスタは、データ受信、データ送信、データ演算処理の各役割を互いに排他 的かつ循環的に切り換えることができる。

具体的に、時刻4,5,6でのPE1の各データ格納用レジスタの動作について説明する。

時刻4において、データ受信用でw、を受信したデータ格納用レジスタは、時刻5においてデータ送信用になりデータw。をPE2に送信する。また、時刻6において、データ演算処理用になり、時刻4で入力し、保持されているx。との乗算用に使用される。ここで、時刻5で入力データェ。を入力した入力データ用格納領域は、時刻6でデータ演算処理用として使用される。

一方、他の2つのデータ格納用レジスタは、時刻4においてそれぞれy」の成分w』x」の乗算処理用(データ演算処理用)、時刻3で入力したデータwaをPE2へ転送するデータ転送用(データ送

(信用)として使用される。

また、時刻5においては、それぞれ、データ受信用でのデータw。の入力用、データ演算処理用でのy。の成分w。x。の梁算処理用として使用される。

時刻6においては、それぞれ時刻5で入力したデータw。をデータ送信用でPE2に送信、データ受信用で空データの受信用として使用される。入力データ列又は、各時刻毎に全処理要素に同時転送される。

上記のように、たたみ込み演算処理では、本発明のデータ受信、データ送信、データ演算処理の 3 種類の役割が互いに排他的かつ循環的に切り換 わる。

演算結果は時刻7,8,9において、それぞれ

PE1ではy1, PE2ではy2, PE3ではy, が得られる。

以下、本実施例の効果を定量的に示す。データ  $\mathbf{w}_{\mathbf{r}}(1 \leq \mathbf{p} \leq \mathbf{k})$ を入力、転送するために要する 時間を  $\mathbf{t}_{\mathbf{r}}$ 、各処理要素で乗算  $\mathbf{w}_{\mathbf{r}} \mathbf{x}_{\mathbf{r}}$   $\mathbf{v}_{\mathbf{r}} \mathbf{x}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}}$   $\mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}}$   $\mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}}$   $\mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}}$   $\mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{r}} \mathbf{v}_{\mathbf{$ 

 $T \simeq t_o + \{k + (n + 1 - k)\} \times \max[t_1, t_n]$   $= t_o + (n + 1) \times \max[t_1, t_n] \cdots \cdots (5)$ で扱わされる。ここで、 $t_o$ は初期データロード
に要する時間であり、 $\max[x, y]$ は $x_n y_n$ のうちの最大値を汲わすものとする。

 $T' \simeq t_0' + (n+1)(t_P + t_{1P}) \cdots \cdots (7)$ 

である.

式(6),(7)より、

 $\frac{T'}{T} \simeq \frac{t_p + t_{Tr}}{t_p} = 1 + \frac{t_{Tr}}{t_p} \dots \dots \dots \dots (8)$ 式(8)より、T<T'であり、本発明の構成により処理速度は $(1 + \frac{t_{Tr}}{t_p})$ 倍向上する。

#### [実施例3]

・ 音声認識処理のDP(ダイナミックプログラミング)に基づくパターンマッチング処理におけるベクトル距離計算を、本発明の構成を搭載した処理契案(PE)から成る一次元アレイプロセッサで実行する例を示す。

このベクトル距離計算(以後、d算計と呼ぶ)は、

$$d_{i,j} = \sum_{K} ||u_i|^k - ||v_j|^k||^2$$

で表される。ここで、i, jは、マッチングする 人力パターンデータ時系列(u,) の第iフレーム, 標準パターンデータ時系列(r,) の第iフ レームを表し、kは各ペクトルデータの次数を表す。

具体例として、 i = 5 , j = 5 の場合をPE数

準パターンベクトルデータで。をデータ受信状態のデータ格納領域に受信し、これと並行して時刻は+5でPE2から受信した概準パターンベクトルデータで。をPE4に送信する。また、このPE間データ伝送と並行して時刻は+3において受信した概準パターンベクトルデータを協いてバスからワーキング用のデータ格納領域に入力した入力パターンベクトルデータロ。とのベクトル距離計算処理(d。)を実行する。

PE3の三面の各データ格納領域の役割状態は、

時刻に4 時刻に45 明初に6 データ送信 データ受信 データ送信 データ受信 データ送信 データ受信 (dョ」の計算) (rョの送信) (rョの受信) (rョの受信) (rョの受信) (rョの受信) (rョの受信) (rョの受信) (rョの受信) (rョの受信) (dョコの計算) (rョの送信) データ送信 データ受信 データ受信 データ流算処理 データ送信 データ受信 データ流算処理 (rョの送信) (rョの受信) (dョコの計算) のように互いに排他的に切り換わる。

各PEは、各時刻において同一の処理を行なう。 以上のように、互いに排他的かつ循環的に三状態の役割を切り換えることができる三面のデータ 格納領域構成によって、PE間のデータ転送をデ = 5の一次元アレイプロセッサで処理する場合に ついて説明する。

各PEで実行するd計算の処理フローを第12図Aないし第12図Cに示す。各PEは、三面のデータ格納領域の他に演算実行ユニットとのデータ投受を行なうことのできるワーキング用のデータ格納領域をもち、外部のバスからデータを入力することができる。

各PEは、バスから標準パターンデータを入力してこれをワータ格納領域に格納し、三面のデータ格納領域を使った外では、一名を入力する。この処理によって、一つのは計算に要する必要では、一つののは計算に要するのでは、一つののは計算に要するのでは、一つのでは、一つのは対し、各PEの連続のデータ受信用、データンは信用のでかつ循環的にデータ受信用、データンは問題に対し、対象を説明する。PE3の時期に対しては対して、詳細な処理を説明する。

時刻t+6において、PE3は、PE2から標

ータ演算処理に隠すことができ、データ転送のオーバヘッドのない高速な DPに基づくパターンマッチングの並列ベクトル距離計算が実現できる。

# [実施例4]

この実施例においては、3つのデータ格納領域の各々を循環的且つ排他的に、データ受信用、データ演算処理用の3状態に順大切換える状態をデータ演算部込み専用およびデータ演算部とする状態の3つのデータを納領域の各々をデータ演算の3つのデータ格納領域の各々をデータ演算の音込み等用(状態 A)、データ機算の書込みで見り、データ受信用(状態 A)、データ受信用(状態 A)、データ受信用(状態 A)、データ受信用(状態 A)、データ受信用(状態 A)、データでは、アータでは、アースをは、アータでは、アータをは、アータでは、アータでは、アースをは、アースをは、アータでは、アースをでは、アータでは、アーのでは、アーのでは、アーをでは、

音声認識処理のDP(ダイナミックプログラミング)に基づくパターンマッチング処理における

累積距離計算を、本発明の構成を搭載した処理要 楽(PE)から成る一次元アレイプロセッサで実 行する例を示す。

この累積距離計算(以後、 g 計算と呼ぶ)は、

$$g_{i-1,i-1} + 2 d_{i-1,i} \cdots (1)$$

$$g_{i-1,i-1} + d_{i,i} \cdots (2)$$

$$g_{i-1,i-2} + 2 d_{i,i-1} \cdots (3)$$

$$1_{i,j} = \begin{cases} 1_{i-2,j-1} + k_1 & \text{if (1)} \\ 1_{i,j} = k_2 & \text{if (2)} \\ 1_{i-1,j-2} + k_3 & \text{if (3)} \end{cases}$$

で表される。ここで、i,jは、マッチングする 入力パターンデータ時系列の第iフレーム,標準 パターンデータ時系列の第iフレームを表す。

具体例として、i = 5 , j = 5 の場合をPE数 = 5 の一次元アレイプロセッサで処理する場合について説明する。

各PEで実行する g 計算の処理フローを第14図 A に示す。各PEは、三面のデータ格納領域の他 に演算実行ユニットとのデータ投受を行なうこと のできるワーキング用のデータ格納領域をもち、 その一部の領域に距離値 d i , i のテーブルが格納

に相当するので、アレイプロセッサの処理では、 隣接するPEの間でステップ a と d を対応させた 並列処理が実行できる。すなわち、データ演算処 理と並列にPE間データ転送が実行できる。

この処理フローを本発明の構成で実行した場合 を第15図Aないし第15図Eに示す。

ここでは、Dィーュ゚はデータ群を表し、

$$D_{i-1}^{j} = (n_{i}, g_{i-2, j-1} + 2d_{i-1, j} (= p_{a}), g_{i-1, j-1} (= p_{c}), g_{i-1, j-1} (= q_{c}))$$

$$Q_{i-2, j-1} (= Q_{a}) , Q_{i-1, j-1} (= Q_{c})$$

と定義する。

第15図Aないし第15図Eは、一つのg値を計算するのに要する時間を処理の時刻単位として処理フローを示している。PE3の時刻 t + 4 におけるgュの計算を例に、詳細な処理を説明する。

各PEの三面のデータ格納領域は、各時刻に二つの役割状態をとる。すなわち、二面がそれぞれデータ演算処理用の読出し、書込み専用に割当てられる状態、三面がそれぞれデータ送信、データ受信、データ演算処理用に割当てられる状態である。

時刻t+4において、PE3は、データ演算処

されているものとする。この処理フローでは、各 PEは、隣接するPEからそのPEの 8 計算に必 要なデータ群を受信し、このデータとワーキング 用のデータ格納領域に保持されているデータとを 使って隣接するPEがその 8 計算で必要とするデ ータ群を話算して、隣接するPEへ送信する。そ して、各PEは、このデータ送信と並行してその PEの 8 , 4 値を計算する。

第14図Aにおいて、

8, Q :対象となる g 値, Q 値、

g-1, Q-1: 一時刻前のg値, Q値、

送信,受信用の格納領域には、データ群( $n_1$ ,  $P_a$ ,  $\ell_a$ ,  $P_c$ ,  $\ell_c$ )、ワーキングの格納領域には、データ群( $p_a$ ,  $\ell_a$ ,  $g^{-1}$ ,  $\ell^{-1}$ ,  $g_a$ ,  $g_b$ ,  $g_c$ ) 及び $d_{ij}$ テーブルが格納される。

このPEの処理フローに従って、一次元アレイプロセッサでの g 計算の並行処理フローを第14図 B に示す。各PEは第14図 A のステップ a ~ e をこの処理フローに従って実行するが、あるPEのステップ a , d は隣接するPEのステップ d , a

理の就出し専用状態のデータ格納領域から時刻も +3においてPE2から受信したデータD゚゚を読 出し、これとPE3内部のワーキングのデータ格 納領域に格納されていたデータから、送信用のデ ータ D。 を計算し、データ演算処理の費込み専用 の状態にあるデータ格納領域にこれを格納する。 そして、三面のデータ格納領域をデータ送俗用。 データ受信用, データ演算処理用の状態にして、 求めたデータD。をデータ送信用のデータ格納領 域 (背込み専用の状態にあったデータ格納領域) から隣接するPEへ送信すると同時に、データ受 信用の状態にあるデータ格納領域に時刻t+5計 算に必要となるデータD.\*を受信する。さらに、 これと並列に、データ演算処理用のデータ格納領 域(設出し専用の状態にあったデータ格納領域) からのデータとワーキング用のデータ格納領域か らのデータを使ってgュュ, Qュュを計算し、時刻t +4でのg、Ω計算を終了する。

D<sub>2</sub> = (n<sub>3</sub>, g<sub>12</sub> + 2 d<sub>23</sub>, g<sub>12</sub>, g<sub>12</sub>, g<sub>22</sub>) であり、ワーキング用のデータ格納領域にはg<sub>21</sub>

# 特開昭63-238653(9)

+ 2 d , , , Q , , が格納されているので、 g , , , , はこれらのデータにより求められる。

各時刻において、各PEは、上記と同様の処理を行なう。

以上のような各PEでの処理を、六つの役割状態の循環的な遷移をもつ三面のデータ格納領域構成を使って実行することにより、データ転送をデータ演算処理に隠すことができデータ転送によるオーバヘッドのない高速なDPに基づくパターンマッチングの並列累積距離計算を実現できる。

#### (発明の効果)

本発明によれば、データ処理装置間でのデータ 通信を伴うシステムのデータ処理において、デー タ処理装置間のデータ転送処理と各データ処理装 置でのデータ演算処理の並列処理を可能とし、処 理速度の向上を実現できる。

## 4. 図面の簡単な説明

第1回及び第2回A、第2回Bは、それぞれ行列の乗算処理において、本発明の実施例のアレイプロセッサの構成とその処理動作を示す。

第14図Aは、一次元アレイプロセッサの累積距離計算並列処理フローを、第14図BはPEの累積距離計算フローをそれぞれ示す。

第15図Aないし第15図Eは、本発明の構成で実行した場合の、累積処理計算の並列処理フローを示す。

第16図及び第17図 A ないし第17図 C は、それぞれ、従来の技術を説明するためのアレイプロセッサの協成とその処理動作を示す。

1,2,3 … データ格納領域、4 … 演算 実行ユニット、5 … コントロールユニット、6 … データ受信盛子、7 … データ 送信臨子、8,9 … レジスタ、11~16 … レジスタ、ロ.~ロ。 … 行列 A のベクトルデータ列、 b.~ b。 … 行列 B のペクトルデータ列、 P E 1 ~ P E n … 処理 素、x.~ x。 … 入力データ列、 w.~ w. … 重み係数データ列。 第3回及び第4回は、本発明の実施例を概略的 に示すブロック図とその状態の返移を示す。

第5図は本発明の実施例のコントロールユニットのブロック回路図を示す。

第6回は本発明の第5回の実施例のモードコントロール回路の論理図を示す。

第7図は第5図の実施例のデコーダ回路の論理 図を示す。


第8図は、モードコントロール回路の三状態循 環題移制御のタイムチャートを示す。


第9図は、モードコントロール回路の六状態循 屋透移御御のタイムチャートを示す。


第10図及び第11図A, 第11図Bはそれぞれ、たたみ込み演算処理における本発明の実施例を説明するためのアレイプロセッサの構成とその処理動作を示す。

第12図Aないし第12図Cは、ベクトル距離計算の処理フローを示す。


第13回は、3つのデータ格納領域の六状態循環 透移を示す。








第 3 図




第 4 図  $\{n=1,2,3\}$ 윤 **刻** データ 演算 舞 データ 送信 S データ 受信 ۳. データ受信 デ-2 送信 データ演算 データ 受信 データ液算 データ迷信 RD -ASRD -WR -ASWR-


# 第 5 図




第 6 図





第 8 図




第 9 図









第 12 図 (A)




第 12 図 (B)




第 12 図 (C)






第 14 図 (B)


	デ-9受信;	a	a		a		a		a						
PE 1	デ-タ演算;	b c	é	<b>b</b> [ <b>c</b>	é	b c	e	<b>b c</b>	e	5 [ 9	e				•
	データ送信;		d		d	;	d		d		d	<u> </u>			
	データ受信;		a	, ,	a		a		a		a				
PE 2	データ演算;		E	ع ( ف	é	b c	ė	þ ç	) é	9 6	e	6,6	e)		
	データ送信;			<u> </u>	d		d		d		d		₫		
	データ交信;				a	<u>.                                    </u>	a	l	0	<u> </u>	a		٥		
PE3	デ-タ演算;					<u> </u>	, e	þģ	<u>[e</u>	b c	é	b 6	é	<u> 9 . e .</u>	
	データ送信;						d		d		d		ď		
	デ-タ 食信;						a		a		a		a		
PE4	データ演算;						-	6. g	<u>e</u>	b c	e	<u> </u>	é	, <u>6</u> , 6,	
	データ送信;								<u>d</u>		d		₫	L	
	データ 受信;								a		a		a	<u> </u>	
PE5	データ演算;							• •		<u>6</u> 6	Ē,	ع لظ	(é	,b, ,ç,	
	データ逆信;					· 					d		d		-
														·	- TIME




第 15 図 (B)



第 15 図 (C)



第 15 図 (D)



第 15 図 (E)

